

UNIVERSITE DE GRENOBLE
Service de Mathématiques Appliquées

PROGRAMMATION FONDAMENTALE SUR P.D.P. 8

MANUEL DE REFERENCE

Jean-Pierre PEYRIN

SCALP - M3 - I97I

UNIVERSITE DE GRENOBLE
Service de Mathématiques Appliquées

PROGRAMMATION FONDAMENTALE SUR P.D.P. 8

MANUEL DE REFERENCE

Jean-Pierre PEYRIN

SCALP - M3 - 1971

Je tiens à remercier Jean-Pierre PAILLARD et Jacques VOIRON
pour l'aide efficace qu'ils m'ont apportée.

Le P.D.P. 8 (Programmed Data Processor) est une réalisation de la "Digital Equipment Corporation".

DOCUMENTATION

SMALL COMPUTER HANDBOOK

I966/67	P.D.P. 8 Users Handbook
I968/69/70	P.D.P. 8/I Users Handbook

INTRODUCTION TO PROGRAMMING


I969	The P.D.P. 8 Family Computers
------	-------------------------------

édités par D.E.C.

CHAPITRE I

Description de l'unité mémoire	p. 3
Schéma de l'unité mémoire	p. 5

ORDINATEUR



L'UNITE MEMOIRE DU P.D.P. 8

1°) la mémoire centrale

- l'information élémentaire : le support d'une information élémentaire est un tore de ferrite. Un tore de ferrite possède deux états stables : ceux correspondant aux deux valeurs opposées possibles de l'induction rémanente qui y règne après saturation. Ils sont représentés conventionnellement par 1 et 0 (bit).
- l'information fondamentale : le support d'une information fondamentale est un ensemble de 12 tores de ferrite (le mot).
- la mémoire centrale est composée de 4096×12 tores de ferrite, soit 4096 mots de 12 bits.
- l'adresse d'un mot : les 4096 mots sont "numérotés" de 0 à 4095. le "numéro" d'un mot s'appelle son adresse.

2°) les registres de l'unité mémoire

Pour "gérer" l'information de la mémoire centrale, deux "mémoires" particulières, distinctes des 4096 mots, sont utilisées. Du fait qu'il s'agit de "mémoires à bascules électroniques", ces "mémoires" sont qualifiées de registres. Ce sont les :


- MA : Memory Address Register (registre d'adresse mémoire).
- MB : Memory Buffer Register (registre tampon pour la mémoire).

3°) les circuits de sélection, de lecture et d'écriture.


- une opération de lecture dans la mémoire centrale consistera en la copie dans le MB du mot dont l'adresse se trouve dans le MA.
- une opération d'écriture dans la mémoire centrale consistera en la copie dans le mot dont l'adresse se trouve dans le MA du contenu du MB.
- pour adresser (sélectionner) l'un des 4096 mots de la mémoire centrale, il faut pouvoir représenter les nombres de 0 à 4095 dans le MA.
- $4095_{(10)} = 7777_{(8)} = 111\ 111\ 111\ 111_{(2)}$ - Il faut donc 12 chiffres binaires pour représenter une adresse quelconque.
le MA est un registre de 12 bits.
- le MB est aussi un registre de 12 bits, du fait qu'il doit contenir les mots en provenance ou à destination de la mémoire.

• SELECTION


1) memory address register



2) mémoire centrale



• LECTURE




Si 0 : : aucune variation de flux
 . aucun courant induit (0)
 Si 1 : : une variation de flux
 . un courant induit (1).


- les courants induits positionnent les bases du MB

• ECRITURE

écriture d'un 0




écriture d'un 1



les courants i (0) et $-i$ (1) sont les informations élémentaires du MB

SCHEMA DE L'UNITE MEMOIRE



CHAPITRE II

Description de l'unité de traitement	p. 8
Le pupitre de contrôle	p. 10

UTILISATION DU P.D.P. 8

L'ensemble des mots de 12 bits, transcription d'un algorithme en langage machine (langage binaire propre à la machine), constitue le programme associé à cet algorithme, chaque mot constituant une instruction du programme. Rien ne distingue dans la mémoire, les mots instructions des mots valeurs. La transcription de l'algorithme s'appelle sa programmation, celui qui effectue la transcription s'appelle le programmeur.

PROGRAMMATION DE L'ALGORITHME

le programmeur décide de placer tels ensembles de 12 bits à telles adresses.

CHARGEMENT DU PROGRAMME

le programmeur active les circuits de sélection et d'écriture de l'unité mémoire au moyen du pupitre de contrôle.

EXECUTION DU PROGRAMME

le programmeur active l'unité de traitement au moyen du pupitre de contrôle. Les instructions sont exécutées l'une après l'autre.

UTILISATION DES RESULTATS

le programmeur active les circuits de sélection et de lecture de l'unité mémoire au moyen du pupitre de contrôle.

L'UNITE DE TRAITEMENT (PROCESSEUR) DU P.D.P. 8

La mémoire à bres, qui est un organe passif où sont enregistrées valeurs et instructions, sera utilisée par les circuits et les registres du processeur pour répéter les opérations suivantes :

- lecture d'un mot dans la mémoire à bres à une adresse déterminée
- considération de ce mot en tant qu'instruction, analyse de cette instruction et exécution des actions qu'elle spécifie.
- détermination de l'adresse du mot à considérer comme instruction suivante.

1°) LES CIRCUITS DU PROCESSEUR

- des circuits propres à chaque opération élémentaire permettant l'exécution de n'importe quelle instruction.
- des circuits permettant l'enchaînement des différentes opérations.

2°) LES REGISTRES DU PROCESSEUR

- Les deux registres de l'unité mémoire: lieu entre processeur et mémoire centrale.

MEMORY ADDRESS REGISTER - 12 bits = adresse d'un mot à sélectionner.

MEMORY BUFFER REGISTER - 12 bits = information lue ou à écrire.

- un registre permettant l'enchaînement de l'exécution de deux instructions.

PROGRAM COUNTER - 12 bits - (compteur ordinal) = à la fin de l'exécution d'une instruction, le PC contient l'adresse de l'instruction suivante.

- un registre caractérisant le type de l'instruction.

INSTRUCTION REGISTER - 3 bits = ces 3 bits (les trois bits de gauche de l'instruction) décident du type des actions du processeur pour l'exécution de l'instruction.

- deux registres modifiés par programme.

ACCUMULATOR - 12 bits = ce premier registre est "prolongé à gauche" par le

LINK - 1 bit = ces deux registres permettent au programmeur d'effectuer des calculs arithmétiques et logiques.


MA	MB
12	12

PC
12


IR
3

L	AC
1	12

ORGANIGRAMME GLOBAL DU FONCTIONNEMENT DU PROCESSEUR



LE PUPITRE: DE CONTROLE



VISUALISATION

- les registres PC, MA, MB, L, AC (en binaire).
- le registre IR (en symbolique).
- l'état du processeur et des indications de fonctionnement.

ENTREE


SR
12

le pupitre comporte une rangée de 12 interrupteurs permettant de positionner chaque bit d'un registre de 12 bits, le SR (Switch Register) -

COMMANDES

- Mise en route du calculateur : START & CONTINUE
- Arrêt du calculateur : STOP
- [SR] → PC : LOAD ADDRESS
- [SR] → [PC] : DEPOSIT
- [[PC]] → MB : EXAMINE
- Mode d'exécution : SINGLE STEP & SINGLE INSTRUCTION

SCHEMA DE L'ORDINATEUR



CHAPITRE III

Format des instructions O.P.R.	p. I3
NOP, iAC, RAL	p. I4
RTL, RAR, RTR	p. I5
CML, CMA, CLL, CLA (I)	p. I6
HLT, OSR, SKP, SNL	p. I7
SZL, SZA, SNA, SMA	p. I8
SPA, CLA (2)	p. I9
Microprogrammation d'instructions OPR	p. 20

NOP

(No Operation)

- Code octal : 7000
- Event time : -
- Indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : Cette instruction provoque un retard d'un cycle (1,5 μ s) dans le programme avant l'exécution de l'instruction suivante.

Elle est utilisée pour réaliser des synchronisations.

IAC

(Increment Accumulator)

- Code octal : 7001
- Event time : 2
- Indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : $[L-AC] + 1 \rightarrow L-AC$

RAL

(Rotate Accumulator Left)

- code octal : 7004
- Event time : 2
- Indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération :
 - $[AC_0] \rightarrow L$
 - $[AC_i] \rightarrow AC_{i-1} \quad 1 \leq i \leq 11$
 - $[L] \rightarrow AC_{11}$

RTL

(Rotate Two Left)

- Code octal : 7006
- Event time : 2
- Indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération :
 - $[AC_0]$ \longrightarrow AC_{11}
 - $[AC_1]$ \longrightarrow L
 - $[AC_i]$ \longrightarrow AC_{i-2} $2 \leq i \leq 11$
 - $[L]$ \longrightarrow AC_{10}

RAR

(Rotate Accumulator Right)

- Code octal : 7010
- Event time : 2
- Indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération :
 - $[AC_i]$ \longrightarrow AC_{i+1} $0 \leq i \leq 10$
 - $[AC_{11}]$ \longrightarrow L
 - $[L]$ \longrightarrow AC_0

RTR

(Rotate Two Right)

- Code octal : 7012
- Event time : 2
- Indicateurs : OPR, FETCH
- Temps d'exécution : 1,5 μ s
- opération :
 - $[AC_i]$ \longrightarrow AC_{i+2} $0 \leq i \leq 9$
 - $[AC_{10}]$ \longrightarrow L
 - $[AC_{11}]$ \longrightarrow AC_0
 - $[L]$ \longrightarrow AC_1

CML (CoMplément Link)

- code octal : 7020
- Event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : $1,5 \mu s$
- opération : $\overline{[L]} \rightarrow L$

CMA (CoMplément Accumulator)

- code octal : 7040
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : $1,5 \mu s$
- opération : $\overline{[AC_i]} \rightarrow AC_i \quad 0 \leq i \leq 11$

CLL (CLear Link)

- code octal : 7100
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : $1,5 \mu s$
- opération : $0 \rightarrow L$

CLA (CLear Accumulator)

- code octal : 7200
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : $1,5 \mu s$
- opération : $0 \rightarrow AC_i \quad 0 \leq i \leq 11$

HLT (HaLT)

- code octal : 7402
- event time : 1
- indicateurs : OPR, FETCH, pas RUN
- temps d'exécution : 1,5 μ s
- opération : 0 \rightarrow RUN

OSR (Or with Switch Register)

- code octal : 7404
- event time : 2
- indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : $[AC_i] \vee [SR_i] \rightarrow AC_i \quad 0 \leq i \leq 11$

SKP (unconditional SKiP)

- code octal : 7410
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : $[PC] + 1 \rightarrow PC$

SNL (SRip on Non-zero Link)

- code octal : 7420
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : si $[L] = 1$, alors $[PC] + 1 \rightarrow PC$

SZL

(Skip on Zero Link)

- code octal : 7430
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : si $[L] = 0$, alors $[PC] + 1 \rightarrow PC$

SZA

(Skip on Zero Accumulator)

- code octal : 7440
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : si $[AC] = 0$, alors $[PC] + 1 \rightarrow PC$

SNA

(Skip on Non-zero Accumulator)

- code octal : 7450
- Event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : si $[AC] \neq 0$, alors $[PC] + 1 \rightarrow PC$

SMA

(Skip on Minus Accumulator)

- code octal : 7500
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : 1,5 μ s
- opération : si $[AC_0] = 1$, alors $[PC] + 1 \rightarrow PC$

SPA

(Skip on Positive Accumulator)

- code octal : 7510
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : $1,5 \mu s$
- opération : si $[AC_0] = 0$, alors $[PC] + 1 \rightarrow PC$

CLA

(Clear Accumulator)

- code octal : 7600
- event time : 1
- indicateurs : OPR, FETCH
- temps d'exécution : $1,5 \mu s$
- opération : $0 \rightarrow AC_i$ $0 \leq i \leq 11$

MICROPROGRAMMATION D'INSTRUCTIONS OPR

	<u>Symbolique</u>	<u>Code octal</u>	<u>Symbolique</u>	
OPR 1	CMA IAC	7041	CIA	Complement and Increment Ac.
	CLL RAL	7104		
	CLL RTL	7106		
	CLL RAR	7110		
	CLL RTR	7112		
	CLL CML	7120	STL	Set Link
	CLA IAC	7201		
	CLA RAL	7204	GLK	Get Link
	CLA CLL	7300		
CLA CMA	7240	STA	Set Accumulator	
OPR 2	SZA SNL	7460		
	SNA SZL	7470		
	SMA SNL	7520		
	SPA SZL	7530		
	SMA SZA	7540		
	SPA SNA	7550		
	CLA OSR	7604	LAS	Load Ac with Sr
	SZA CLA	7640		
	SNA CLA	7650		
	SMA CLA	7700		
	SPA CLA	7710		

EXEMPLE

	<u>adresse</u>	<u>contenu</u>	<u>adresse</u>	<u>contenu</u>
	0513	7001	0522	7404
ETAT	0514	7006	0523	7440
INITIAL	0515	7430	0524	7410
DE LA	0516	7000	0525	7600
MEMOIRE	0517	7200	0526	7510
	0520	7040	0527	7420
	0521	7010	0530	7402

ACTIONS : 0513 → SR ; LA ; ST ;

PC	MA	MB	L	AC
0514	0513	7001	0	0001
0515	0514	7006	0	0004
0517	0515	7430	0	0004
0520	0517	7200	0	0000
0521	0520	7040	0	7777
0522	0521	7010	1	3777
0523	0522	7404	1	3777
0524	0523	7440	1	3777
0526	0524	7410	1	3777
0530	0526	7510	1	3777
0531	0530	7402	1	3777


CHAPITRE IV

Adressage : Inventaire des conventions	p. 23
Les états du processeur	p. 25

L'ADRESSAGE

1^{ère} convention : ADRESSAGE DIRECT & ADRESSAGE INDIRECT


La convention utilisée consiste à prévoir deux possibilités - la distinction de ces deux possibilités nécessite un bit (le bit 3 de l'instruction, ou bit d'adressage), ce qui laisse huit autres bits.



- Dans le cas de l'adressage direct ($[MB_3]=0$), ces 8 bits permettront de choisir, parmi $2^8 = 256$ mots de la mémoire, un mot qui sera l'opérande.
- Dans le cas de l'adressage indirect ($[MB_3]=1$), ces 8 bits permettront de choisir, parmi $2^8 = 256$ mots de la mémoire, un mot qui contiendra l'adresse de l'opérande.

2^{ème} convention : PAGINATION


La convention est la suivante : les $256 = 400_8$ mots sont répartis en deux groupes de 200_8 mots ; la distinction de ces deux groupes nécessite un bit (le bit 4 de l'instruction, ou bit de page).



- les sept bits de droite sont toujours considérés comme les sept bits de droite de l'adresse de l'un de ces 400_8 mots.
 - les cinq bits de gauche de cette adresse sont :
 - bit 0 si $[MB_4]=0$
 - bit ceux de l'adresse de l'instruction si $[MB_4]=1$.
- Les 12 bits ainsi obtenus constituent "l'adresse directe" associée à l'adressage d'une instruction au cours d'exécution.

Les sept bits de droite d'une instruction à opérande en mémoire, pour une certaine valeur du bit 4, correspondent donc à 200_8 mots. Pour le programmeur, la mémoire apparaît donc partagée en groupes de 200_8 mots d'adresses consécutives à partir des adresses $0000_8, 0200_8, 0400_8, 0600_8, 1000_8, 1200_8, \dots, 7400_8, 7600_8$ - Ces groupes sont appelés des pages.

DETERMINATION DE L'ADRESSE DE L'OPERANDE



LES ETATS DU PROCESSEUR


Le fonctionnement du processeur est cyclique - Un cycle (1,5 μ s) comporte toujours deux temps :

- un temps d'accès à la mémoire (lecture ou écriture d'une information)
- un temps de traitement de l'information (lue ou à écrire).

Une instruction est exécutée en un ou plusieurs cycles selon le nombre d'accès à la mémoire - le "MAJOR STATE GENERATOR" détermine, pour chaque cycle, "l'état du processeur" (spécifiant la "nature" de l'information traitée).


ETAT FETCH

L'information lue est considérée comme une instruction.




ETAT DEFER

L'information lue est considérée comme une adresse.



ETAT EXECUTE

L'information lue (ou écrite) est considérée comme une valeur (opérande).




CHAPITRE V

Format des instructions à opérande explicite	p. 27
AND, TAD, iSZ, DCA	p. 28
JMS, JMP	p. 29

INSTRUCTIONS A OPERANDE EXPLICITE

- type 0 : logical AND -
- type 1 : Two's complement ADD -
- type 2 : Increment and Skip if Zero -
- type 3 : Deposit and Clear Accumulator -
- type 4 : JUMP to Subroutine -
- type 5 : JUMP -



code	opération	bit d'adressage	bit de page	adresse relative
000	AND			<ul style="list-style-type: none"> • nombre binaire de sept chiffres représentant l'adresse "relative" de l'opérande "direct" dans la page désignée par le bit 4.
001	TAD	• si 0 l'adressage est direct	• si 0 l'adresse "directe" est en page 0	
010	ISZ			<ul style="list-style-type: none"> • la mémoire centrale de 4096 mots de 12 bits est conventionnellement divisée en 32 pages de 128 mots.
011	DCA			
100	JMS	• si 1 l'adressage est indirect	• si 1 l'adresse "directe" est en page courante	<ul style="list-style-type: none"> • pages : 0 → 31 (8). • adresses relatives : 0 → 177 (8).
101	JMP			

les bits 4, 5, 6, 7, 8, 9, 10 et 11 permettent la détermination de l'adresse "directe" a.

- si [bit 3] = 0 :
a est l'adresse de l'opérande en mémoire.
- si [bit 3] = 1 :
a est l'adresse d'un mot de la mémoire dont le contenu est l'adresse de l'opérande en mémoire.

AND Y (Logical AND).

- . code octal : 0 . . .
- . indicateurs : AND, FETCH, EXECUTE
- . temps d'exécution : $3 \mu s$ (+ $1,5 \mu s$ en cas d'adressage indirect).
- . opération : $[AC_i] \wedge [Y_i] \rightarrow AC_i \quad 0 \leq i \leq 11$

TAD Y (Two's complement ADD).

- . code octal : 1 . . .
- . indicateurs : TAD, FETCH, EXECUTE
- . temps d'exécution : $3 \mu s$ (+ $1,5 \mu s$ en cas d'adressage indirect).
- . opération : $[L.AC] + [Y] \rightarrow L.AC$

ISZ Y (Increment and Skip if Zero).

- . code octal : 2 . . .
- . indicateurs : ISZ, FETCH, EXECUTE
- . temps d'exécution : $3 \mu s$ (+ $1,5 \mu s$ en cas d'adressage indirect).
- . opération :
 - $[Y] + 1 \rightarrow Y$
 - si $[Y] = 0$, alors $[PC] + 1 \rightarrow PC$

DCA Y (Deposit and Clear Accumulator).

- . code octal : 3 . . .
- . indicateurs : DCA, FETCH, EXECUTE
- . temps d'exécution : $3 \mu s$ (+ $1,5 \mu s$ en cas d'adressage indirect).
- . opération :
 - $[AC] \rightarrow Y$
 - $0 \rightarrow AC_i \quad 0 \leq i \leq 11$

JMS Y (Jump to Subroutine)

- . code octal : 4
- . indicateurs : JMS, FETCH, EXECUTE
- . temps d'exécution : 3 μ s (+ 1,5 μ s en cas d'adressage indirect).
- . opération :
 - [PC] + 1 \rightarrow Y
 - Y + 1 \rightarrow PC

JMP Y (Jump to Y)

- . code octal : 5
- . indicateurs : JMP, FETCH
- . temps d'exécution : 1,5 μ s (+ 1,5 μ s en cas d'adressage indirect).
- . opération : Y \rightarrow PC

EXEMPLE

ETAT INITIAL
de la
MEMOIRE

<u>adresse</u>	<u>contenu</u>	<u>adresse</u>	<u>contenu</u>
0201	1200	0400	4606
0202	2205	0401	7041
0203	7006	0402	0204
0204	5600	0403	3100
0205	7777	0404	4606
⋮	⋮	0405	7402
⋮	⋮	0406	0200
⋮	⋮	⋮	⋮


ACTIONS : 0400 → SR ; LA ; ST ;

MSG IR PC MA MB L AC

F	4	0400	0400	4606	0	0000
D	4	0400	0406	0200	0	0000
F	4	0201	0200	0401	0	0000
F	1	0202	0201	1200	0	0000
F	1	0202	0200	0401	0	0401
F	2	0203	0202	2205	0	0401
F	2	0204	0205	0000	0	0401
F	5	0204	0204	5600	0	0401
D	5	0204	0200	0401	0	0401
F	7	0402	0401	7041	0	7377
F	0	0403	0402	0204	0	7377
F	0	0403	0404	4606	0	4206
F	3	0404	0403	3100	0	4206
F	3	0404	0100	4206	0	0000
F	4	0404	0404	4606	0	0000
D	4	0404	0406	0200	0	0000
F	4	0201	0200	0405	0	0000
F	1	0202	0201	1200	0	0000
F	1	0202	0200	0405	0	0405
F	2	0203	0202	2205	0	0405
F	2	0203	0205	0001	0	0405
F	7	0204	0203	7006	0	2024
F	5	0204	0204	5600	0	2024
D	5	0204	0200	0405	0	2024
F	7	0406	0405	7402	0	2024

CHAPITRE VI

Etat Fetch	pp. 32,33,34,35,36,37,38
Etat Defer	p. 39
Etat Execute	pp. 40,41,42,43
Visualisation	p. 44
Les commandes manuelles	p. 45






JMS Y (Jump to Subroutine)

- . code octal : 4
- . indicateurs : JMS, FETCH, EXECUTE
- . temps d'exécution : 3 μ s (+ 1,5 μ s en cas d'adressage indirect).
- . opération :
 - $[PC] + 1 \rightarrow Y$
 - $Y + 1 \rightarrow PC$



JMP Y : (Jump to Y)

- . code octal : 5
- . indicateurs : JMP, FETCH
- . temps d'exécution : 1,5 μ s (+ 1,5 μ s en cas d'adressage indirect).
- . opération : $Y \rightarrow PC$





non

oui



oui

non




MA contient l'adresse "directe"

/ 9

/ 8

adressage direct

adressage indirect




MA contient l'adresse "directe"

/ 9

/ 8


adressage direct


adressage indirect





adressage direct
PC contient l'adresse "directe"


adressage indirect
MA contient l'adresse "directe"



















lecture puis Ecriture
en mémoire





VISUALISATION

Notations:

a : adresse de l'instruction -

Y' : adresse "directe" -

Y : adresse de l'opérande -

x, y, x', y' : valeurs numériques ; $0 \leq x, x' \leq 1$; $0000 \leq y, y' \leq 7777$ (8)

AND Y

MSG	IR	PC	MA	MO	L	AC
FETCH	0	$a+1$	a	AND Y	x	y
DEFER	0	$a+1$	Y'	Y	x	y
EXECUTE	0	$a+1$	Y	[Y]	x	y'

TAD Y

FETCH	1	$a+1$	a	TAD Y	x	y
DEFER	1	$a+1$	Y'	Y	x	y
EXECUTE	1	$a+1$	Y	[Y]	x'	y'

ISZ Y

FETCH	2	$a+1$	a	ISZ Y	x	y
DEFER	2	$a+1$	Y'	Y	x	y
EXECUTE	2	$a + (1 \text{ ou } 2)$	Y	[Y] + 1	x	y

DCA Y

FETCH	3	$a+1$	a	DCA Y	x	y
DEFER	3	$a+1$	Y'	Y	x	y
EXECUTE	3	$a+1$	Y	y	x	0000

JMS Y

FETCH	4	a	a	JMS Y	x	y
DEFER	4	a	Y'	Y	x	y
EXECUTE	4	$Y+1$	Y	$a+1$	x	y


JMP Y

FETCH	5	a	a	JMP Y	x	y
DEFER	5	a	Y'	Y	x	y

OPR:

FETCH	7	$a + (1 \text{ ou } 2)$	a	OPR:	x'	y'
-------	---	-------------------------	-----	------	------	------

LES COMMANDES MANUELLES



CHAPITRE VII

Description de l'unité de contrôle du "teletype"	p. 47
Le format des instructions	p. 48
KSF, KCC, KRS, KRB	p. 49
TSF, TCF, TPC, TLS	p. 50
Table des codes (AScii)	p. 5I


ENTREES-SORTIES A L'AIDE DU "TELETYPE"

A l'aide d'un registre de 8 bits qui joue ici le rôle de sas ("buffer"), l'unité de contrôle du "teletype" effectue des conversions série-parallèle ou parallèle-série. lorsqu'une conversion est effectuée, donc lorsque le registre est "plein" (ou "vide") suivant le sens de la transmission, un indicateur ("flag"), de un bit, sert au processeur à reconnaître qu'un mot de 8 bits peut être transmis vers l'accumulateur en bits 4 à 11 (ou à partir de l'accumulateur bits 4 à 11).

L'unité de contrôle du "teletype" est formée en fait de deux "machines" respectivement codées 03 (8) et 04 (8).


Machine 03 : les codes des caractères, provenant du lecteur de bande ou du téléscripteur, sont reçus par le "TELETYPE INPUT" en série. Le Flag de la machine 03 est positionné sur 1 quand un caractère est arrivé complètement dans le T.T.I. - A l'aide d'une commande programmée le transfert du T.T.I. est effectué en parallèle dans l'accumulateur.

Machine 04 : les codes des caractères dans le "TELETYPE OUTPUT" sont envoyés en série sur le perforateur de bandes et/ou sur le téléimprimeur. Le Flag de la machine 04 est positionné sur 1 lorsqu'un caractère vient d'être transmis vers le perforateur de bandes et/ou le téléimprimeur, c'est à dire lorsque le T.T.O. est disponible pour une nouvelle utilisation. Une commande programmée permet le transfert en parallèle entre l'accumulateur et le T.T.O.



LES INSTRUCTIONS

type 6 : Input - Output Transfer



code opération


code du dispositif

impulsions I.O.P.

I.O.T : 6

03 : entrée "teletype"

04 : sortie "teletype"



Le programmeur gère directement, par programme, les deux fonctions de contrôle du "teletype" ($[AC_{4..11}] \rightarrow TTO$; $[TTi] \rightarrow AC_{4..11}$).

Les fonctions sont synchronisées, comme toutes les autres fonctions d'entrée-sortie, par une horloge secondaire synchronisée à l'horloge centrale du processeur.

Quand le code opération 6 est détecté, une bascule "PAUSE" est positionnée sur 1 et un générateur d'impulsions iOP (input-output pulses) produit 3 impulsions : IOP1, IOP2, et IOP4 espacées d'une microseconde - les intervalles sont appelés, respectivement, les Event Time 1, 2 et 3 -

10) les instructions d'ENTREE

KSF (Skip on Keyboard Flag).

- code octal : 6031
- event time : 1
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération : si $[\text{FLAG}] = 1$, alors $[\text{PC}] + 1 \rightarrow \text{PC}$

KCC (Clear Keyboard Flag).

- code octal : 6032
- event time : 2
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération :
 - 0 \rightarrow FLAG
 - 0 \rightarrow AC_i $0 \leq i \leq 11$

KRS (Read Keyboard buffer Static).

- code octal : 6034
- event time : 3
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération : $[\text{BUFFER}_i] \vee [\text{AC}_j] \rightarrow \text{AC}_j$ $0 \leq i \leq 7$; $4 \leq j \leq 11$

KRB (Read Keyboard Buffer dynamic)

- code octal : 6036
- event time : 2,3
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération :
 - 0 \rightarrow FLAG
 - 0 \rightarrow AC_i $0 \leq i \leq 11$
 - $[\text{BUFFER}_i] \vee [\text{AC}_j] \rightarrow \text{AC}_j$ $0 \leq i \leq 7$; $4 \leq j \leq 11$

20) Les instructions de SORTIE

TSP

(Skip on Teleprinter Flag)

- code octal : 6041
- event time : 1
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération : si [FLAG] = 1, alors [PC] + 1 \rightarrow PC

TCF

(Clear Teleprinter Flag)

- code octal : 6042
- event time : 2
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération : 0 \rightarrow FLAG

TPC

(Load Teleprinter and Print)

- code octal : 6044
- event time : 3
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération : [AC_i] \rightarrow BUFFER_j ; $4 \leq i \leq 11$; $0 \leq j \leq 7$

TLS

(Load Teleprinter Sequence)

- code octal : 6046
- event time : 2,3
- indicateurs : IOT, FETCH, PAUSE
- temps d'exécution : 3,75 μ s
- opération :
 - 0 \rightarrow FLAG
 - [AC_i] \rightarrow BUFFER_j ; $4 \leq i \leq 11$; $0 \leq j \leq 7$

TABLE DES CODES

TELETYPE 33 ASR/KSR

CODE OCTAL (ASCII)

A	:	3 0 1
B	:	3 0 2
C	:	3 0 3
D	:	3 0 4
E	:	3 0 5
F	:	3 0 6
G	:	3 0 7
H	:	3 1 0
I	:	3 1 1
J	:	3 1 2
K	:	3 1 3
L	:	3 1 4
M	:	3 1 5
N	:	3 1 6
O	:	3 1 7
P	:	3 2 0
Q	:	3 2 1
R	:	3 2 2
S	:	3 2 3
T	:	3 2 4
U	:	3 2 5
V	:	3 2 6
W	:	3 2 7
X	:	3 3 0
Y	:	3 3 1
Z	:	3 3 2
0	:	2 6 0
1	:	2 6 1
2	:	2 6 2
3	:	2 6 3
4	:	2 6 4
5	:	2 6 5
6	:	2 6 6
7	:	2 6 7
8	:	2 7 0
9	:	2 7 1

!	:	2 4 1
"	:	2 4 2
#	:	2 4 3
\$:	2 4 4
%	:	2 4 5
&	:	2 4 6
'	:	2 4 7
(:	2 5 0
)	:	2 5 1
*	:	2 5 2
+	:	2 5 3
,	:	2 5 4
-	:	2 5 5
.	:	2 5 6
/	:	2 5 7
:	:	2 7 2
;	:	2 7 3
<	:	2 7 4
=	:	2 7 5
>	:	2 7 6
?	:	2 7 7
@	:	3 0 0
A	:	3 3 3
B	:	3 3 4
C	:	3 3 5
D	:	3 3 6
E	:	3 3 7

amorce et fin de bande	:	2 0 0
avancement (line-feed)	:	2 1 2
retour-chariot (return)	:	2 1 5
espace	:	2 4 0
effacement (rub-out)	:	3 7 7
rien	:	0 0 0

EXEMPLE

	<u>adresse</u>	<u>contenu</u>	<u>adresse</u>	<u>contenu</u>
ETAT INITIAL	0400	7300	0404	6036
DE LA MEMOIRE	0401	6046	0405	6041
	0402	6031	0406	5205
	0403	5202	0407	5201
			⋮	⋮

ACTIONS : 1 → Si ; 0400 → SR ; LA ; ST

ENTREES

INDICATEURS	PC	MA	MB	L	AC
OPR, FETCH	0401	0400	7300	0	0000
IOT, FETCH, PAUSE	0402	0401	6046	0	0000
IOT, FETCH, PAUSE	0403	0402	6031	0	0000
JMP, FETCH	0403	0403	5202	0	0000
IOT, FETCH, PAUSE	0403	0402	6031	0	0000
JMP, FETCH	0403	0403	5202	0	0000
IOT, FETCH, PAUSE	0403	0402	6031	0	0000
JMP, FETCH	0403	0403	5202	0	0000
IOT, FETCH, PAUSE	0403	0402	6031	0	0000
JMP, FETCH	0403	0403	5202	0	0000
IOT, FETCH, PAUSE	0404	0402	6031	0	0000
IOT, FETCH, PAUSE	0405	0404	6036	0	0301
IOT, FETCH, PAUSE	0407	0405	6041	0	0301
JMP, FETCH	0407	0407	5201	0	0301
IOT, FETCH, PAUSE	0402	0401	6046	0	0301
IOT, FETCH, PAUSE	0404	0402	6031	0	0301
IOT, FETCH, PAUSE	0405	0404	6036	0	0302
IOT, FETCH, PAUSE	0407	0405	6041	0	0302
JMP, FETCH	0407	0407	5201	0	0302
IOT, FETCH, PAUSE	0402	0401	6046	0	0302
IOT, FETCH, PAUSE	0403	0402	6031	0	0302
JMP, FETCH	0403	0403	5202	0	0302
IOT, FETCH, PAUSE	0403	0402	6031	0	0302
JMP, FETCH	0403	0403	5202	0	0302
IOT, FETCH, PAUSE	0403	0402	6031	0	0302
JMP, FETCH	0403	0403	5202	0	0302
IOT, FETCH, PAUSE	0404	0402	6031	0	0302
IOT, FETCH, PAUSE	0405	0404	6036	0	0303
IOT, FETCH, PAUSE	0407	0405	6041	0	0303
JMP, FETCH	0407	0407	5201	0	0303
IOT, FETCH, PAUSE	0402	0401	6046	0	0303
⋮	⋮	⋮	⋮	⋮	⋮

SORTIES

A

B

C

A

B

C

CHAPITRE VIII

Les interruptions	p. 54
L'interface standard	pp.55, 56
Le "Data-Break"	p. 57

LES INTERRUPTIONS

• Deux instructions de type 6.

ION

(Interrupt turn ON)

- code octal : 6001
- event time : -
- indicateurs : IOT, FETCH, ION
- temps d'exécution : 1,5 μ s
- opération : 1 \rightarrow INT

IOF

(Interrupt turn OFF)

- code octal : 6002
- event time : -
- indicateurs : IOT, FETCH
- temps d'exécution : 1,5 μ s
- opération : 0 \rightarrow INT

• Réalisation pratique d'une interruption :

Quand une information, dans le "buffer" d'entrée d'un périphérique, est prête à être transmise dans l'accumulateur, le "flag" correspondant est positionné sur 1. L'unité de contrôle du périphérique envoie à cet instant une "demande d'interruption" au processeur. Le processeur n'en tient compte que s'il est en mode "interruption possible" (ION). Dans ce cas :

- le programme qui est en train de s'exécuter est arrêté à la fin de l'instruction en cours d'exécution.
- le contenu du PC est rangé en mémoire à l'adresse 0000 (8).
- puis le contenu du PC est remplacé par 0001 (8) ; l'enchaînement habituel d'exécution des instructions reprend, permettant l'exécution d'un programme assurant des actions associées à l'occurrence de l'interruption.

La ligne de commande d'interruption étant commune à tous les dispositifs de transfert d'information, ce programme de "traitement de l'interruption" devra assurer les fonctions suivantes :

- chercher d'où provient l'interruption (en testant tous les "flags").
- Exécuter des actions associées à l'occurrence de l'interruption.
- Redonner le contrôle au programme principal.

L'INTERFACE STANDARD

- Les organes de transfert - "sortie" reçoivent deux types d'information (- des signaux de données, - des signaux de contrôle).

Les organes de transfert - "entrée" reçoivent des signaux de contrôle et envoient deux types d'information (- des signaux de données, - des signaux de contrôle).

- Électriquement, il existe deux types de signaux : - ceux qui durent un temps très court (relativement à la durée d'exécution d'une instruction) : les impulsions ; - ceux qui persistent un temps plus long : les niveaux -

- ORTIE
- Les signaux de données sont en général des niveaux envoyés en parallèle sur 12 lignes. Les signaux sont reçus par tous les organes de transfert mais ne sont captés que par l'un d'entre eux en réponse à un signal de contrôle caractéristique de l'organe.

Les signaux de contrôle sont de deux types :

- six lignes de niveaux et leurs compléments fournissent un code caractéristique de chaque organe de transfert qui n'est capté que par l'organe de transfert intéressé et permet ainsi de sélectionner un seul organe.

- trois lignes fournissent des impulsions IOP qui permettent la synchronisation des divers travaux de l'organe de transfert. Les impulsions ne sont captées que par l'organe de transfert qui a été sélectionné auparavant.

- NTREE
- Les signaux de données sont envoyés en parallèle sur 12 lignes. Un organe de transfert ne peut envoyer ces signaux que s'il a été sélectionné auparavant.

Les signaux de contrôle sont de plusieurs types :


- 6 lignes de niveaux et leurs compléments fournissent un signal caractéristique. Toutes ces lignes sont sous le contrôle d'un programme écrit par le programmeur.

- 1 ligne d'interruption qui peut à tout moment être sollicitée par n'importe quel organe de transfert. Une demande d'interruption porte cette ligne à un niveau donné. Aucune demande d'interruption ne sera perdue.

- 1 ligne permet de remettre l'AC à zéro. Elle n'est utilisée que par l'organe de transfert sélectionné.

- 1 ligne permet de tester le "flag" propre à l'organe de transfert dans lequel les données à transmettre sont rangées. Cette ligne ne peut être utilisée que pour l'organe de transfert sélectionné.

SCHEMA DE L'INTERFACE



DATA-BREAK

Certains organes de transfert qui travaillent à grande vitesse, unités de bandes magnétiques, tambour, etc... communiquent avec le calculateur en utilisant les possibilités de contrôle automatique des transferts appelées pour le P.D.P.8: "Data Break".

Lorsque le DB est utilisé par un organe de transfert, le processeur passera par une succession de un ou trois états différents de ceux par lesquels il passe habituellement lors de l'exécution d'une séquence d'instructions.

Pour pouvoir effectuer un transfert, il est nécessaire de connaître :

- l'adresse de la première mémoire à partir de laquelle les mots de données transférés pourront être rangés (ou pris).
- le nombre de mots que l'on veut transmettre.

Si ces deux informations sont contenues dans des registres appartenant à l'organe de transfert lui-même, le DB sera d'un cycle.

Si ces deux informations sont contenues dans deux mémoires particulières consécutives de la mémoire centrale, le DB sera de trois cycles.

Après avoir été demandé pendant l'exécution d'une instruction, le DB entrera en fonction à la fin de l'exécution de cette instruction à la place du prochain état Fetch.

DATA BREAK - 1 cycle : ("Break State").

1 cycle machine seulement est utilisé pour transférer un mot; ce DB sera utilisé pour un organe de transfert très rapide (tambour). L'adresse à laquelle on veut ranger (ou lire) le mot à transférer est chargée dans le MA à partir de l'organe de transfert - le mot est transféré par l'intermédiaire du MB.

DATA BREAK - 3 cycles : ("Word Count"; "Current Address State"; "Break State").

Ici, 3 cycles machine sont nécessaires pour le transfert d'un mot. Les organes de transfert qui l'utiliseront seront un peu plus lents que précédemment (cas des bandes magnétiques).


Deux mots mémoire d'adresses fixes contiennent :

- le premier: le complément à 2 du nombre de mots à transmettre.
- le second: l'adresse du premier mot à transmettre (ou l'adresse du premier mot à partir duquel on doit ranger les données transférées).


CHAPITRE IX

Etat Fetch	p. 60
Etat Defer, Etat Execute	p. 61
Word Count, Current Address, Break	p. 62
Commandes manuelles	p. 63

SCHEMA DU P.D.P. 8



FETCH




DEFER

EXECUTE

MEMORY STROBE


MEMORY STROBE

MA0-7(0)·MA8(1)
+1 → MB



T1

T2



WORD COUNT

CURRENT ADDRESS

BREAK

MEMORY STROBE

MEMORY STROBE

DATA OUT DATA IN

MEMORY STROBE

DATA → MB

+1 → MB

+1 → CA INHIBIT +1 → CA INHIBIT

+1 → MB

MBO TRANSITION → 0
WC OVERFLOW PULSE

0 → MB

0 → MB

0 → MB

1 → MA/M

MB → MA

BRK RQST BRK RQST

PC → MA

DATA ADD → MA

1 CYCLE 3 CYCLES

0 → IR

1 → B

1 → WC

1 → CA


1 → B

1 → F

T1

T2

COMMANDES
MANUELLES



S O M M A I R E

CH. I	L'unité mémoire	p. I
CH. II	L'unité de traitement	p. 6
CH. III	Les instructions à opérandes implicites	p. 12
CH. IV	L'adressage	p. 22
CH. V	Les instructions à opérande explicite	p. 26
CH. VI	Le fonctionnement logique du processeur	p. 31
CH. VII	Le "Teletype"	p. 46
CH. VIII	Interruptions/Interface/Data-Break	p. 53
CH. IX	Le "Flow Diagram" du P.D.P.8.	p. 58